SRAM size 計算的問題，透過圖書和論文來找解法和答案更準確安心。 我們找到下列地圖、推薦、景點和餐廳等資訊懶人包

氧化鉿鋯鐵電記憶體之疲勞恢復與非晶氧化鎵銦鋅通道整合

為了解決SRAM size 計算的問題，作者陳昱豪 這樣論述：

如何以節能的方式處理大量數據是未來包括大數據、人工智能、物聯網、自動駕駛汽車和高性能計算等領域中最重要的問題。鐵電記憶體因其高CMOS兼容性、高操作速度和低能耗而被視為實現未來以數據為中心的計算之關鍵元件。對於像鐵電隨機存取記憶體或鐵電穿隧記憶體這樣的電容式鐵電記憶體，其中一個重要的挑戰是在快速且低電壓操作下由不飽和極化切換造成的嚴重極化疲勞。不飽和極化切換造成的極化疲勞可以藉由電場去除累積的電荷來回復。然而，大部分的研究只嘗試透過雙向的大電場來回復。在第二章中，我們藉由使用不同電壓，不同脈衝時間，不同操作次數以及不同方向的電場來探討極化疲勞回復的行為。我們是第一個指出操作次數是極化疲勞回復

的關鍵且極化疲勞不可被單極性的電場回復。這暗示鐵電翻轉對於移除累積的電荷扮演重要的腳色。我們引用一個鐵電翻轉引發電流注入的模型來解釋此行為。最後我們在1.5V的低操作電壓下，透過大電場回復使操作次數進步了104次到達總共1010次操作。使用非晶氧化物半導體的鐵電電晶體目前被視為有潛力取代快閃記憶體的人選。因為其低製程溫度可以實現具有高頻寬及高容量特性的三維層積型整合。 然而，目前許多使用非晶氧化物半導體的鐵電電晶體都遇到了高操作電壓以及低操作速度的問題。同時，目前針對改良使用非晶氧化物半導體的鐵電電晶體的討論非常少。在第三章中，我們全面研究了用於三維、低電壓應用、具有非晶氧化銦鎵鋅通道的單柵極

氧化鋯鉿鐵電電晶體。我們是第一個針對此元件提出考慮了電荷捕捉效應，負載電容，以及通道漂浮電壓的優化指南。

適用於任意卷積核運算之高適用性網格晶片內網路深度類神經網路處理器設計

為了解決SRAM size 計算的問題，作者楊岳錡 這樣論述：

近年來，由於實時 (real-time) 應用軟體的需求急遽增加，深度類神經網路 (Deep Neural Network, DNN) 加速器 (accelerator) 設計受到了廣泛的關注。由於各種應用對於計算的要求不同，使用的目標DNN模型中涉及的卷積核 (convolutional kernel) 大小將不固定，這增加了DNN加速器設計上的困難度。一般而言，傳統的加速器會依據目標DNN模型中最大的卷積核大小，採用處理元件 (Processing Element, PE) 陣列來設計DNN加速器。但是，這種最壞情況 (worst-case) 的設計考量會導致較低的硬體資源使用率。此外，

基於陣列的專用PE互連限制了使用資料再用法 (data reuse method) 可以降低記憶體存取量的效益，其原因在於很難設計適當的資料流 (dataflow) 來支持基於PE陣列的加速器去採用多種資料再用法。為了解決上述的問題以及提高互連的靈活性，我們提出採用晶片內網路 (Network-on-chip, NoC) 互連的高卷積核大小適用性DNN處理器設計。透過所提出的權重式類神經網路運算處理機制 (weight-wise NN processing mechanism) 配合NoC提供的彈性資料流，可將多種資料再用法用於目標DNN模型中的任意卷積核大小，從而有效降低處理DNN運算所需的

記憶體存取量以及提高處理運算時的硬體資源使用率。另外，為了有效降低晶片內網路處理資料傳輸的時間，我們提出基於X-Y路由的低成本多播傳輸法 (low-cost X-Y routing-based multicast transmission)，針對多播傳輸中提出低複雜度路由器設計以及低成本多播封包設計，以解決路由器設計的高複雜度問題以及封包設計的高硬體成本消耗問題外，並提出輸入取向行映射演算法 (input-oriented column mapping algorithm) 進一步優化資料傳輸效率。由於所提出的基於NoC的DNN處理器設計可適用於任意卷積核大小並且有效使用多種資料再用法，因此與

相關研究相比，所提出的設計可將PE計算能力平均利用率提高2%至21%，並減少41%至62%的記憶體存取量，從而節省47%至61.1%的能源消耗。此外，所提出的多播傳輸法可以改善90%的NoC系統的傳輸延遲時間。