si1鑽石的問題，透過圖書和論文來找解法和答案更準確安心。 我們找到下列地圖、推薦、景點和餐廳等資訊懶人包

自我對準閘與提昇型源/汲極鍺量子點電晶體之製作與特性分析

為了解決si1鑽石的問題，作者林憬德 這樣論述：

本實驗室於2012年提出了具有自我對準電極特色的單電洞電晶體。藉由調變多晶矽鍺薄膜中的鍺含量與沉積厚度，以及電子束微影定義的矽鍺柱長度與寬度加以控制氧化後的鍺量子點直徑與定位。再透過單一步熱氧化步驟，即可形成閘極自我對準於源/汲極之鍺量子點結構。因此，不需要非常精細的微影能力與繁瑣的製程步驟，便能製作出自我對準電極的鍺單電洞電晶體，且在77K以上即展現清晰的庫倫鑽石特性。惟該元件仍有一些可以改進的地方，例如多次的薄膜沉積、回蝕造成製程複雜度提升，以及源極、汲極因靠近量子點的部分金屬矽化不完全，導致源/汲極費米能階以下的載子分布範圍不同，進而造成正、負汲極偏壓下產生不對稱的穿隧電流特性。因此，

本實驗室於2020年初提出了具有自我對準閘極與提昇型源/汲極鍺單電子電晶體，期望能增進局部電場，促進尖端放電，增進穿隧率，且簡化製程步驟。雖成功製作出了提昇型源/汲極鍺單電子電晶體的結構，但仍有兩項缺失尚待改善。第一為源/汲極離鍺量子點太遠，導致穿隧電流非常微弱，需施加超過18V的汲極偏壓才有明顯的穿隧電流；第二是閘極與源/汲極間的絕緣厚度不足，造成閘極施加偏壓時，大部分的電流會流向閘極，而非鍺量子點。本論文以實驗室上一代提昇型源/汲極鍺單電子電晶體為基礎，並且改善了上一代所遇到的製程問題。在利用電子束微影定義矽溝渠後，再多沉積一層30奈米厚的多晶矽薄膜並回蝕形成間隔層，作為源/汲極的延伸，即

可改善源/汲極距離鍺量子點太遠的問題。同時也利用對氮化矽罩幕層選擇比較高的蝕刻條件進行矽/矽鍺的蝕刻，以解決閘極與源/汲極間的氮化矽絕緣厚度不足的問題。本論文成功製作出直徑25奈米的鍺量子點，且量子點與源/汲極之間的距離多小於15奈米，且以氮化矽隔離。提昇型源/汲極與閘極間則是以40奈米厚的氮化矽隔離。然而，因源/汲極間不慎形成連續通道，因此最後並非形成原先實驗設計的單電子電晶體。透過ID-VG正反掃描量測，發現了迴路磁滯效應，研判這個元件應該為浮點記憶體。

以過氧化氫溶液氧化成長介電層於矽鍺材料及三維積層型異質磊晶鍺元件於上層矽基板之研究

為了解決si1鑽石的問題，作者劉憲和 這樣論述：

本篇論文的研究內容分為兩大主題，第一個主題是利用不同濃度的過氧化氫(H2O2)溶液處理矽鍺(Si0.8Ge0.2和Si0.5Ge0.5)基板，為了確認界面層(IL)的組成元素與表面粗糙度，我們經由X射線光電子光譜(XPS)和原子力顯微鏡(AFM)分析，證實可以形成不含氧化鍺的界面層(IL)，此外對於Si0.5Ge0.5基板經由比例為5:1和3:1(H2O2:H2O)的溶液處理後表面的粗糙度是大於其它濃度，而對於Si0.8Ge0.2基板的表面粗糙度則不會隨過氧化氫(H2O2)濃度的改變而有顯著的變化。接下來，我們透過閘極堆疊結構(gate stack)來探討電性。根據電性的統計可以得知漏電流的

值是廣泛分佈的，最後我們結合AFM的分析與電性的統計結果，提出一個假說並說明稀釋的H2O2反應在Si0.8Ge0.2和Si0.5Ge0.5基板的過程。因為Si0.5Ge0.5基板組成是Si原子和Ge原子比例各半，表面與比例為5:1和3:1(H2O2:H2O)的溶液反應會形成二氧化矽(SiO2)和可溶於水的二氧化鍺(GeO2)，而溶液中的水會溶解GeO2造成表面的粗糙度上升。而Si0.8Ge0.2基板組成是以Si原子為主，表面與稀釋的H2O2反應會形成SiO2及不溶於水的氧化鍺(GeO)，所以表面的粗糙度不會有明顯的改變。第二個主題是有關於積層型三維結構(Monolithic 3D)，由於上層元

件面臨到熱預算(thermal budget)和形成高品質薄膜的挑戰，所以本篇論文主要探討上層元件。我們選用鍺(Ge)做為上層元件的通道而矽(Si)做為基板，此外利用選擇性磊晶技術成長鍺於奈米級尺寸的洞(hole)。首先，我們探討磊晶環境的溫度、磊晶降溫的速率和洞的距離對磊晶鍺品質的影響，並且藉由各種材料分析證實磊晶鍺是單晶的鑽石結構。為了製做以鍺為通道的上層電晶體，我們使用鑽石砂紙拋光磊晶鍺，並且利用探針式輪廓儀量測平坦化的磊晶鍺與二氧化矽(SiO2)的高度差。接下來，我們嘗試製做出以鍺為通道的上層電晶體，但是在量測過程中我們發現閘極(gate)到基板(substrate)的漏電流是導致電晶

體無法正常操作的主因。我們推測是選用鑽石砂紙來進行拋光，而對磊晶鍺的表面造成刮痕並且影響高介電常數薄膜的沉積。