cis原理的問題，透過圖書和論文來找解法和答案更準確安心。 我們找到下列地圖、推薦、景點和餐廳等資訊懶人包

Cadence 17.2 電路設計與模擬從入門到精通

為了解決cis原理的問題，作者李鵬 吳榮 這樣論述：

全書以Cadence為平臺，全面講解了電路設計的基本方法和技巧。   全書共15章，內容包括Cadence概述、原理圖設計概述、原理圖編輯環境、原理圖設計基礎、原理圖的繪製、原理圖的後續處理、高級原理圖設計、創建元器件庫、創建PCB封裝庫、Allegro PCB設計平臺、PCB設計基礎、印製電路板設計、電路板後期處理、模擬電路原理圖設計和模擬電路電路板設計。   在講解的過程中，內容由淺入深，從易到難，各章節既相對獨立又前後關聯。全書解說翔實，圖文並茂，語言簡潔，思路清晰。   本書既可作為初學者的入門與提高教材，也可作為相關行業工程技術人員以及各院校相關專業師生學習參考。

本書由華東交通大學的李鵬、吳榮兩位老師主編，華東交通大學的占金青，郝勇，黃志剛，鐘禮東參與部分章節編寫。胡仁喜、劉昌麗等也為本書編寫提供了大量幫助！ 前言 第1章 Cadence概述 1.1 Cadence簡介 1.1.1 Cadence特點 1.1.2 Cadence新功能 1.2 Cadence軟體的安裝 1.3 電路板總體設計流程 1.4 Cadence SPB 17.2的啟動 1.4.1 原理圖開發環境 1.4.2 印製板電路的開發環境 1.4.3 信號分析環境 1.4.4 模擬編輯環境 1.4.5 程式設計編輯環境 第2章 原理圖設計概述 2.1 電路設計的概

念 2.2 原理圖功能簡介 2.3 原理圖設計平臺 2.4 Design Entry CIS原理圖圖形介面 2.4.1 OrCAD Capture CIS介面簡介 2.4.2 專案管理器 2.4.3 功能表列 2.4.4 工具列 2.5 Design Entry HDL原理圖圖形介面 2.5.1 OrCAD Capture HDL介面簡介 2.5.2 OrCAD Capture HDL特性 2.5.3 專案管理器 2.5.4 功能表列 2.5.5 工具列 第3章 原理圖編輯環境 3.1 電路原理圖的設計步驟 3.2 原理圖類型簡介 3.3 檔管理系統 3.3.1 新建文件 3.3.2 保存檔

3.3.3 打開文件 3.3.4 刪除檔 3.3.5 重命名檔 3.3.6 移動文件 3.3.7 更改檔案類型 3.4 配置系統屬性 3.4.1 顏色設置 3.4.2 格點屬性 3.4.3 設置縮放視窗 3.4.4 選取模式 3.4.5 雜項 3.4.6 文字編輯 3.4.7 電路板模擬 3.5 設置設計環境 3.5.1 字體的設置 3.5.2 標題列的設置 3.5.3 頁面尺寸的設置 3.5.4 網格屬性 3.5.5 層次圖參數的設置 3.5.6 SDT相容性的設置 3.6 原理圖頁屬性設置 3.7 視圖操作 3.7.1 視窗顯示 3.7.2 圖紙顯示 第4章 原理圖設計基礎 4.1 原

理圖分類 4.2 原理圖設計的一般流程 4.3 原理圖的組成 4.4 原理圖圖紙設置 4.5 載入元器件庫 4.5.1 元器件庫的分類 4.5.2 打開“Place Part（放置元件）”面板 4.5.3 載入和卸載元器件庫 4.6 放置元器件 4.6.1 搜索元器件 4.6.2 元器件操作 4.6.3 放置元器件 4.6.4 調整元器件位置 4.6.5 元器件的複製和刪除 4.6.6 元器件的固定 4.7 元器件的屬性設置 4.7.1 屬性設置 4.7.2 參數設置 4.7.3 編輯元件外觀 4.8 原理圖連接工具 4.9 元器件的電氣連接 4.9.1 導線的繪製 4.9.2 匯流排的繪製

4.9.3 匯流排分支線的繪製 4.9.4 自動連線 4.9.5 放置手動連接 4.9.6 放置電源符號 4.9.7 放置接地符號 4.9.8 放置網路標籤 4.9.9 放置不連接子號 4.10 操作實例 4.10.1 實用門鈴電路設計 4.10.2 看門狗電路設計 4.10.3 定時開關電路設計 4.10.4 A D轉換電路設計 第5章 原理圖的繪製 5.1 繪圖工具 5.1.1 繪製直線 5.1.2 繪製多段線 5.1.3 繪製矩形 5.1.4 繪製橢圓 5.1.5 繪製橢圓弧 5.1.6 繪製圓弧 5.1.7 繪製貝茲曲線 5.1.8 放置文本 5.1.9 放置圖片 5.2 標題列的設

置 5.3 原理圖庫 5.3.1 新建庫文件 5.3.2 載入庫檔 5.3.3 繪製庫元件 5.3.4 繪製含有子部件的庫元件 5.4 操作實例 5.4.1 音樂閃光燈電路 5.4.2 時鐘電路 第6章 原理圖的後續處理 6.1 元器件的常用操作 6.1.1 查找 6.1.2 替換 6.1.3 定位 6.1.4 建立壓縮文檔 6.2 差分對的建立 6.3 信號屬性 6.3.1 網路分配屬性 6.3.2 Footprint屬性 6.3.3 Room屬性 6.4 電路圖的檢查 6.5 設計規則檢查 6.6 元器件編號管理 6.6.1 自動編號 6.6.2 反向標注 6.7 自動更新屬性 6.8

報表輸出 6.8.1 生成網路表 6.8.2 元器件報表 6.8.3 交叉引用元件報表 6.8.4 屬性參數檔 6.9 列印輸出 6.9.1 設置列印屬性 6.9.2 列印範圍 6.9.3 預覽列印 6.9.4 列印 6.10 操作實例 6.10.1 類比電路設計 6.10.2 電晶體電路圖設計 6.10.3 時鐘電路設計 第7章 高級原理圖設計 7.1 高級原理圖設計 7.2 平坦式電路 7.2.1 平坦式電路圖特點 7.2.2 平坦式電路圖結構 7.3 層次式電路 7.3.1 層次式電路圖特點 7.3.2 層次式電路圖結構 7.3.3 層次式電路圖分類 7.4 圖紙的電氣連接 7.4.1

放置電路埠 7.4.2 放置頁間連接子 7.4.3 放置圖表符 7.4.4 放置圖紙入口 7.5 層次電路的設計方法 7.5.1 自上而下的層次原理圖設計 7.5.2 自下而上的層次原理圖設計 7.6 操作實例 7.6.1 過零調功電路 7.6.2 自上而下繪製單片機多通道電路 7.6.3 自下而上繪製單片機多通道電路 第8章 創建元器件庫 8.1 原理圖元器件庫編輯器 8.1.1 啟動Library Explorer 8.1.2 Library Explorer圖形介面 8.1.3 新建庫文件 8.1.4 導入庫文件 8.1.5 新建庫元件 8.2 元器件編輯器 8.2.1 庫元器件編輯

器 8.2.2 封裝編輯 8.2.3 元器件符號編輯 8.2.4 載入元器件封裝 8.2.5 編譯元器件 8.3 元器件編輯器環境設置 8.4 元器件的創建 8.4.1 創建封裝 8.4.2 創建管腳 第9章 創建PCB封裝庫 9.1 封裝的基本概念 9.1.1 常用封裝介紹 9.1.2 封裝文件 9.2 元器件封裝概述 9.3 常用元器件的封裝介紹 9.3.1 分立元器件的封裝 9.3.2 積體電路的封裝 9.4 Allegro Package圖形介面 9.4.1 標題列 9.4.2 功能表列 9.4.3 工具列 9.4.4 視圖 9.5 設置工作環境 9.6 元器件的封裝設計 9.6.1

使用嚮導建立封裝零件 9.6.2 手動建立零件封裝 9.7 焊盤的概述 9.7.1 焊盤的基本概念 9.7.2 焊盤設計原則 9.8 Pad Designer圖形編輯器 9.8.1 功能表列 9.8.2 工作區 9.9 焊盤設計 9.9.1 鑽孔焊盤 9.9.2 熱風焊盤設計 9.9.3 貼片焊盤設計 9.10 過孔設計 9.10.1 通孔設計 9.10.2 盲孔設計 9.10.3 埋孔設計 9.11 報表檔 9.12 操作實例 9.12.1 正方形有鑽孔焊盤 9.12.2 圓形有鑽孔焊盤 9.12.3 橢圓形有鑽孔焊盤 第10章 Allegro PCB 設計平臺 10.1 PCB編輯器介

面簡介 10.1.1 標題列 10.1.2 功能表列 10.1.3 工具列 10.1.4 控制台 10.1.5 視窗 10.1.6 狀態列 10.1.7 命令窗口 10.1.8 工作區 10.2 檔管理系統 10.2.1 新建文件 10.2.2 打開文件 10.2.3 保存檔 10.2.4 列印檔案 10.3 參數設置 10.3.1 設計參數設置 10.3.2 設置子集選項 10.3.3 設置盲孔屬性 10.4 資訊顯示 10.5 使用者屬性設置 10.6 快捷操作 10.6.1 視圖顯示 10.6.2 Script功能 10.6.3 Strokes功能 第11章 PCB設計基礎 11.1

印製電路板概述 11.1.1 印製電路板的概念 11.1.2 PCB設計流程 11.1.3 檔案類型 11.1.4 印製電路板設計的基本原則 11.2 建立電路板文件 11.2.1 使用嚮導創建電路板 11.2.2 手動創建電路板 11.3 電路板物理結構及環境參數設置 11.3.1 圖紙參數設置 11.3.2 電路板的物理邊界 11.3.3 編輯物理邊界 11.3.4 放置定位孔 11.3.5 設定層面 11.3.6 設置柵格 11.3.7 顏色設置 11.3.8 板約束區域 11.4 在PCB檔中導入原理圖網路表資訊 11.5 元件佈局屬性 11.5.1 添加Room屬性 11.5.2 添

加Place_Tag屬性 11.6 擺放封裝元件 11.6.1 元件的手工擺放 11.6.2 元件的快速擺放 11.7 PCB編輯環境顯示 11.7.1 飛線的顯示 11.7.2 對象的交換 11.8 佈局 11.8.1 自動佈局 11.8.2 互動式佈局 11.9 PCB編輯器的編輯功能 11.9.1 物件的選取和取消選取 11.9.2 對象的移動 11.9.3 對象的刪除 11.9.4 對象的複製 11.9.5 對象的鏡像 11.9.6 對象的旋轉 11.9.7 文字的調整 11.9.8 元件的鎖定與解鎖 11.10 回編 11.11 3D效果圖 11.12 操作實例 11.12.1 創建

電路板 11.12.2 導入原理圖網路表資訊 11.12.3 圖紙參數設置 11.12.4 電路板的物理邊界 11.12.5 放置定位孔 11.12.6 放置工作格點 11.12.7 電路板的電氣邊界 11.12.8 編輯元件屬性 11.12.9 擺放元件 11.12.10 元件佈局 11.12.11 3D效果圖 第12章 印製電路板設計 12.1 PCB設計規則 12.1.1 設置電氣規則 12.1.2 設置間距規則 12.1.3 設置物理規則 12.1.4 設置其他設計規則 12.2 覆銅 12.2.1 覆銅分類 12.2.2 覆銅區域 12.2.3 覆銅參數設置 12.2.4 為平面層

繪製覆銅區域 12.3 分割平面 12.3.1 使用Anti Etch方法分割平面 12.3.2 使用添加多邊形的方法進行分割平面 12.4 佈線 12.4.1 設置柵格 12.4.2 手動佈線 12.4.3 扇出 12.4.4 群組佈線 12.4.5 設置自動佈線的規則 12.4.6 自動佈線 12.4.7 PCB Router佈線器 12.5 補淚滴 12.6 操作實例 12.6.1 時鐘電路 12.6.2 電磁相容電路 第13章 電路板的後期處理 13.1 電路板的報表輸出 13.1.1 生成元件報告 13.1.2 生成元件清單報表 13.1.3 生成元件管腳資訊報告 13.1.4 生

成網路表報告 13.1.5 生成符號管腳報告 13.2 元件標號重命名 13.2.1 分配元件序號 13.2.2 自動重命名元件標號 13.2.3 手動重命名元件標號 13.3 DFA檢查 13.4 測試點的生成 13.4.1 自動加入測試點 13.4.2 建立測試夾具鑽孔文件 13.4.3 修改測試點 13.5 標注尺寸 13.5.1 尺寸樣式 13.5.2 標注尺寸 13.5.3 編輯尺寸標注 13.6 絲印層調整 13.7 製造資料的輸出 13.8 鑽孔數據 13.9 元件封裝符號的更新 13.10 技術檔 13.10.1 輸出技術檔 13.10.2 查看技術檔 13.10.3 導入技術

檔 13.11 env檔的修改操作 13.12 操作實例 第14章 模擬電路原理圖設計 14.1 電路模擬的基本概念 14.2 電路模擬的基本方法 14.2.1 模擬原理圖檔 14.2.2 模擬原理圖電路 14.2.3 建立模擬描述文件 14.3 模擬分析類型 14.3.1 直流掃描分析（DC Sweep） 14.3.2 交流分析 14.3.3 雜訊分析（Noise Analysis） 14.3.4 瞬態分析［Time Domain（Transient）] 14.3.5 傅裡葉分析［Time Domain（Transient）］ 14.3.6 靜態工作點分析（Bias Point） 14.3

.7 蒙托卡羅分析（Monte Carlo Analysis） 14.3.8 最壞情況分析 14.3.9 參數分析（Parameter Sweep） 14.3.10 溫度分析（Temperature Sweep） 14.4 獨立激勵信號源 14.4.1 直流激勵信號源 14.4.2 正弦激勵信號源 14.4.3 脈衝激勵信號源 14.4.4 分段線性激勵信號源 14.4.5 指數激勵信號源 14.4.6 調頻激勵信號源 14.5 數位信號源 14.5.1 時鐘型信號源 14.5.2 基本型信號源 14.5.3 檔型激勵信號源 14.5.4 圖形編輯型激勵信號源 14.6 特殊模擬元器件的參數設

置 14.6.1 IC符號 14.6.2 NODESET符號 14.6.3 電容、電感初始值的設置 14.7 模擬元器件的參數設置 第15章 模擬電路板設計 15.1 電路板模擬概述 15.2 電路板模擬步驟 15.3 IBIS模型的轉化 15.3.1 Model Integrity介面簡介 15.3.2 IBIS to DML轉換器 15.3.3 解析的IBIS檔結果 15.3.4 在Model Integrity中模擬IOCell模型 15.3.5 Espice to Spice轉換器 15.4 PCB模擬圖形介面 15.5 提取網路拓撲結構 15.5.1 設置疊層 15.5.2 直流電

壓值的設置 15.5.3 DML模型庫的載入 15.5.4 模型分配 15.5.5 網路拓撲結構屬性設置 15.5.6 提取網路拓撲結構 15.6 SigXplorer圖形編輯介面 15.7 PCB前模擬 15.7.1 設置模擬參數 15.7.2 設置激勵源 15.7.3 執行模擬 15.7.4 分析模擬結果 15.8 給拓撲加約束 15.8.1 掃描運行參數 15.8.2 添加、編輯拓撲約束 15.8.3 將拓撲結構賦給相應的網路 15.9 後模擬 附錄 附錄1 PADS格式向Allegro格式的轉換 附錄2 DXF格式向Allegro格式的轉換

Cadence 16.6電路設計與仿真從入門到精通

為了解決cis原理的問題，作者王超等 這樣論述：

全書以Cadence為平台，介紹了電路設計的基本方法和技巧。全書共15章，內容包括Cadence概述、原理圖設計工作平台、原理圖編輯環境、原理圖設計基礎、原理圖的繪制、原理圖后續處理、原理圖的高級設計、創建組件庫、創建PCB封裝庫、Allegro PCB設計平台、PCB設計基礎、電路板設計、電路板后期處理、仿真電路原理圖設計和仿真電路電路板設計。在介紹的過程中，注意由淺入深，從易到難，各章節既相對獨立又前后關聯，在介紹的過程中，作者根據自己多年的經驗及學習的通常心理，及時給出總結和相關提示，幫助讀者及時快捷地掌握所學知識。全書解說翔實，圖文並茂，語言簡潔，思路清晰。本書可以作為初學者的入門與提

高教材，也可作為相關行業工程技術人員以及各院校相關專業師生學習參考。胡仁喜，中國人民解放軍軍械工程學院機械設計教研室講師，機械工程博士，主要從事流體動力學分析、機械設計和工程圖學教學和研究，精通各種 CAD／CAM／CAE軟件，國內CAD／CAM／CAE圖書策划人和作者，從事CAD／CAM／CAE圖書寫作和策划近10年，寫作和工程實踐經驗非常豐富，善於把握讀者需求，建立了完整的CAD／CAM／CAE知識體系，很多作品深受業內專家和廣大讀者的好評。 第1章 Cadence概述 1.1 Cadence簡介 1.1.1 Cadence特點 1.1.2 Cad

ence新功能 1.2 Cadence軟件的安裝 1.2.1 Cadence產品安裝 1.2.2 Cadence的破解 1.3 電路板總體設計流程 1.4 Cadence 16.6的啟動 1.4.1 原理圖開發環境 1.4.2 印制板電路的開發環境 1.4.3 信號分析環境 1.4.4 仿真編輯環境 1.4.5 編程編輯環境第2章 原理圖設計概述 2.1 電路設計的概念 2.2 原理圖功能簡介 2.3 原理圖設計平台 2.4 Design Entry CIS原理圖圖形界面 2.4.1 OrCAD Ca

pture CIS界面簡介 2.4.2 項目管理器 2.4.3 菜單欄 2.4.4 工具欄 2.5 Design Entry HDL原理圖圖形界面 2.5.1 OrCAD Capture HDL界面簡介 2.5.2 OrCAD Capture HDL特性 2.5.3 項目管理器 2.5.4 菜單欄 2.5.5 工具欄第3章 原理圖編輯環境 3.1 電路原理圖的設計步驟 3.2 原理圖類型簡介 3.3 文件管理系統 3.3.1 新建文件 3.3.2 保存文件 3.3.3 打開文件 3.

3.4 刪除文件 3.3.5 重命名文件 3.3.6 移動文件 3.3.7 更改文件類型 3.4 配置系統屬性 3.4.1 顏色設置 3.4.2 格點屬性 3.4.3 設置縮放窗口 3.4.4 選取模式 3.4.5 雜項 3.4.6 文字編輯 3.4.7 電路板仿真 3.5 設置設計環境 3.5.1 字體的設置 3.5.2 標題欄的設置 3.5.3 頁面尺寸的設置 3.5.4 網格屬性 3.5.5 層次圖參數的設置 3.5.6 SDT兼容性的設置 3.6

原理圖頁屬性設置 3.7 視圖操作 3.7.1 窗口顯示 3.7.2 圖紙顯示第5章 原理圖設計基礎 4.1 原理圖分類 4.2 原理圖設計的一般流程 4.3 原理圖的組成 ……第5章 原理圖的繪制第6章 原理圖的后續處理第7章 高級原理圖設計第8章 創建元件庫第9章 創建PCB封裝庫第10章 Allegro PCB設計平台第11章 PCB設計基礎第12章 印刷電路板設計第13章 電路板的后期處理第14章 仿真電路原理圖設計第15章 仿真電路電路板設計

L-半胱胺酸在體內和體外實驗對順鉑引起男性生殖之損傷影響

為了解決cis原理的問題，作者陳儀滋 這樣論述：

臨床常見治療癌症之化療藥物Cisplatin (CIS)造成睪丸功能障礙之副作用會影響男性生殖功能。睪丸內細胞因氧化壓力增加會促使發炎反應，細胞走向凋亡損傷，亦會發生精子生成異常，最終造成睪丸功能性受損。而L-半胱胺酸 (L-cysteine, CYS)因具有強大抗氧化、抗發炎等功效，但至今對男性生殖影響之相關機制研究尚未明確證實，故本研究目的為考慮臨床輔助治療之應用，以體內及體外模式探討CYS對CIS造成男性生殖損傷之相關改善效應。體外實驗利用TM3及TM4小鼠睪丸細胞株，以MTS試驗及結晶紫染色測定細胞存活率，以Western blot測定血睪障壁、發炎及細胞凋亡相關蛋白表現。結果顯示，

CYS可顯著恢復CIS誘導TM3及TM4細胞存活率，並減少Caspase3、PARP、Bax凋亡相關蛋白表現，同時降低TM3細胞NLRP3及COX2發炎相關蛋白表現，且增加TM4細胞ZO-1結構蛋白表現。亦以CIS建立誘導睪丸損傷之動物模式，實驗期21天後，發現CYS可顯著降低睪丸組織及精子結構損傷，維持血清睪固酮濃度，恢復精子存活狀態，並且減少睪丸PARP蛋白表現。因此，本研究表明L-cysteine可改善Cisplatin對男性生殖之不利影響，顯示L-cysteine具有輔助臨床Cisplatin藥物治療下對男性生殖功能損傷之保護潛力。